◇ Utilizando el procesamiento DSP de doble núcleo + FPGA, la velocidad de respuesta se incrementa en 4 veces;
◇ Valor absoluto de 23 bits, interfaz de codificador incremental (opcional);
◇ Protección del revestimiento del motor para evitar daños por corrosión;
◇ Autoajuste automático de los parámetros;
◇ DI/DO virtual, osciloscopio de cuatro canales en tiempo real;
◇ Comando interno de velocidad multi-segmento;
◇ Monitorización de la tasa de carga instantánea y de la tasa de carga media;
◇ Reproducción del panel de registro de fallos;
◇ Control de la salida del freno de retención;
◇ Instrucción de posición interna de varios segmentos;
◇ Identificación automática en tiempo real de la inercia de la carga;
◇ Control de la frecuencia de los impulsos.
---