Microcontrolador 32 bits MSPM0G3507

de comunicaciónde baja potenciaanalógico

Resumen
El MSPM0G3507 forma parte de la familia MSPM0: MCU de 32 bits altamente integrada y de ultra bajo consumo, basada en Arm® Cortex®‑M0+ hasta 80 MHz. Está dirigida a aplicaciones industriales y embebidas que requieren adquisición analógica precisa, control mixta señal/digital y comunicaciones avanzadas (incluye CAN‑FD). Soporta rango de temperatura extendido (‑40 °C a 125 °C) y alimentación 1,62 V–3,6 V.

Parámetros (resumen)

• CPU: Arm Cortex‑M0+
• Frecuencia máx.: 80 MHz
• Flash: 128 KB (ECC)
• SRAM: 32 KB (opción paridad hardware)
• ADC: 2× 12 bits SAR, muestreo simultáneo 4 Msps (11/16/17 canales según modelo)
• DAC: 12 bits, 1 Msps
• GPIOs: según encapsulado (24 / 28 / 44 / 60)
• Comunicaciones: CAN‑FD, I2C ×2, SPI ×2, UART ×4
• Seguridad: AES (128/256), TRNG, CRC, aceleradores criptográficos
• Rango operativo: −40 °C a 125 °C, 1,62 V–3,6 V

Características clave

• Núcleo Arm Cortex‑M0+ con Memory Protection Unit y rendimiento determinista hasta 80 MHz.
• Flash con ECC (128 KB) y hasta 32 KB SRAM con opción paridad hardware.
• Dos ADCs simultáneos de 12 bits a 4 Msps con promediado hardware (14 bits efectivos a 250 ksps) y hasta 17 canales externos.
• Un DAC de 12 bits 1 Msps con buffer de salida integrado.
• Dos OPAs chopper de cero deriva (0,5 µV/°C) con ganancia programable hasta 32× y un amplificador de propósito general.
• Tres comparadores de alta velocidad con DAC de referencia de 8 bits y baja latencia en modo high‑speed.
• Ruteo analógico programable entre ADC, OPAs, GPAMP, COMP y DAC; VREF interna seleccionable (1,4 V / 2,5 V) y sensor de temperatura integrado.
• Modos de bajo consumo optimizados: RUN, SLEEP, STOP, STANDBY, SHUTDOWN con corrientes especificadas para diseño de sistema.
• Periféricos digitales inteligentes: DMA de 7 canales, acelerador matemático (DIV, SQRT, MAC, TRIG), múltiples timers soportando hasta 22 salidas PWM, watchdogs windowed y RTC.
• Comunicaciones mejoradas: CAN‑FD, SPI de alta velocidad (hasta 32 Mbit/s), I2C FM+ (1 Mbit/s), UARTs con soporte LIN/IrDA/DALI/Smart Card.
• Integridad y seguridad de datos: CRC‑16/CRC‑32, TRNG, aceleración AES y debug seguro.
• Soporte de desarrollo: depuración SWD 2‑pin, MSPM0 SDK y kit LaunchPad.

Capacidades analógicas y de medida

• ADC dual simultáneo 12 bits 4 Msps con promediado hardware y hasta 17 canales para adquisición multi‑sensor.
• Ruteo analógico programable para diseño flexible de la cadena de señal (ADC ↔ OPA ↔ COMP ↔ DAC).
• Dos OPAs cero deriva para amplificación de precisión y un GPAMP para tareas instrumentales generales.
• Un DAC 12 bits con buffer para actuación, calibración o generación de offset.

Opciones de encapsulado

• 64 pines LQFP (PM)
• 48 pines LQFP (PT)
• 48 pines VQFN (RGZ)
• 32 pines VQFN (RHB)
• 28 pines VSSOP (DGS)

Miembros de la familia

• MSPM0G3505: 32 KB Flash, 16 KB RAM
• MSPM0G3506: 64 KB Flash, 32 KB RAM
• MSPM0G3507: 128 KB Flash, 32 KB RAM

Kits de desarrollo y soporte

• LP‑MSPM0G3507 LaunchPad para evaluación y prototipado.
• MSPM0 SDK, diseños de referencia, ejemplos de código, manuales técnicos y soporte RTOS (FreeRTOS, Zephyr).

Especificaciones técnicas

• Núcleo: Arm Cortex‑M0+ con MPU
• Frecuencia máx.: 80 MHz
• Flash: 128 KB (ECC)
• SRAM: 32 KB (opción paridad)
• ADC: 2×12‑bit SAR, 4 Msps, muestreo simultáneo
• DAC: 12‑bit, 1 Msps
• OPAs: 2 × zero‑drift chopper OPAs, 1 GPAMP
• Comparadores: 3 × high‑speed COMP con DAC referencia 8 bits
• DMA: 7 canales
• Timers: múltiples, hasta 22 salidas PWM
• Interfaces: CAN‑FD, I2C ×2, SPI ×2, UART ×4
• Seguridad: AES 128/256, TRNG, CRC
• Temperatura operación: −40 °C a 125 °C
• Alimentación: 1.62 V a 3.6 V